电子行业对计算机芯片表面可容纳的晶体管数量已接近极限。因此，芯片制造商正在寻求增加晶体管数量，而不是减少晶体管数量。

业界不再将越来越小的晶体管挤到单个表面上，而是将晶体管和半导体元件堆叠到多个表面上——就像将一座平房改造成一座高楼。这种多层芯片可以处理成倍增加的数据，并执行比当今电子产品更复杂的功能。

然而，一个重大障碍是芯片的构建平台。如今，体积庞大的硅片是高质量单晶半导体元件生长的主要支架。任何可堆叠芯片都必须包括厚厚的硅“地板”作为每一层的一部分，这会减慢功能性半导体层之间的通信速度。

现在，麻省理工学院的工程师们找到了解决这一障碍的方法，他们采用多层芯片设计，不需要任何硅晶片基板，并且工作温度足够低，可以保留底层的电路。

在今日《自然》杂志上发表的一项研究中，研究小组报告了他们使用新方法制造多层芯片，其中高质量半导体材料层直接交替生长在彼此之上。

该方法使工程师能够在任何随机晶体表面上构建高性能晶体管、内存和逻辑元件——而不仅仅是在硅晶片的笨重晶体支架上。研究人员表示，如果没有这些厚硅基板，多个半导体层可以更直接接触，从而实现更好、更快的层间通信和计算。

研究人员设想，该方法可用于构建人工智能硬件，以笔记本电脑或可穿戴设备的堆叠芯片的形式，其速度和功能将与当今的超级计算机一样快、一样强大，并能与物理数据中心一样存储大量数据。

“这一突破为半导体行业带来了巨大的潜力，使芯片能够不受传统限制地堆叠，”研究作者、麻省理工学院机械工程副教授 Jeehwan Kim 表示。“这可能会使人工智能、逻辑和内存应用的计算能力大幅提升。”

该研究的麻省理工学院合著者包括第一作者 Ki Seok Kim、Seunghwan Seo、Doyoon Lee、Jung-El Ryu、Jekyung Kim、Jun Min Suh、June-chul Shin、Min-Kyu Song、Jin Feng 和 Sangho Lee，以及来自三星高级技术学院、韩国成均馆大学和德克萨斯大学达拉斯分校的合作者。

种子袋

2023 年，Kim 团队 报告称，他们开发出一种在非晶态表面上生长高质量半导体材料的方法，类似于成品芯片上半导体电路的多样化形貌。他们生长的材料是一种二维材料，称为过渡金属二硫化物 (TMD)，被认为是制造更小、高性能晶体管的硅的有希望的继任者。这种二维材料即使在小到单个原子的尺度上也能保持其半导体特性，而硅的性能会急剧下降。

在之前的工作中，该团队在具有非晶涂层的硅晶片上以及现有的 TMD 上生长 TMD。为了鼓励原子排列成高质量的单晶形式，而不是随机的多晶无序形式，Kim 和他的同事首先在硅晶片上覆盖一层非常薄的薄膜或二氧化硅“掩模”，并在其上形成微小的开口或口袋图案。然后，他们将原子气体流过掩模，发现原子以“种子”的形式沉淀在口袋中。口袋限制了种子以规则的单晶图案生长。

但当时该方法仅在900摄氏度左右才有效。

“你必须在 400 摄氏度以下的温度下培育这种单晶材料，否则底层电路就会被完全烧坏和破坏，”Kim 说道。“因此，我们的功课就是，我们必须在低于 400 摄氏度的温度下采用类似的技术。如果我们能做到这一点，影响将是巨大的。”

建设

在新研究中，Kim 和他的同事们试图微调他们的方法，以便在足够低的温度下生长单晶二维材料，以保留任何底层电路。他们在冶金学中找到了出人意料的简单解决方案——金属生产的科学和工艺。当冶金学家将熔融的金属倒入模具中时，液体会慢慢“成核”，或形成晶粒，这些晶粒会生长并融合成规则图案的晶体，然后硬化成固体。冶金学家发现，这种成核最容易发生在液态金属倒入的模具边缘。

“众所周知，边缘成核需要的能量和热量较少，”Kim 说道。“所以我们从冶金学中借用了这个概念，将其用于未来的 AI 硬件。”

该团队希望在已经制作了晶体管电路的硅晶片上生长单晶 TMD。他们首先用二氧化硅掩模覆盖电路，就像他们之前的工作一样。然后，他们在每个掩模口袋的边缘沉积 TMD“种子”，发现这些边缘种子在低至 380 摄氏度的温度下生长成单晶材料，而从中心开始生长的种子则远离每个口袋的边缘，需要更高的温度才能形成单晶材料。

研究人员更进一步利用新方法制造出一种多层芯片，其中交替排列两种不同的 TMD 层——二硫化钼，一种很有前途的制造 n 型晶体管的材料候选材料；以及二硒化钨，一种有可能制成 p 型晶体管的材料。p 型和 n 型晶体管都是执行任何逻辑运算的电子构件。该团队能够以单晶形式直接叠放在彼此之上生长这两种材料，而无需任何中间硅晶片。Kim 表示，这种方法将有效地使芯片的半导体元件密度翻倍，尤其是金属氧化物半导体 (CMOS)，它是现代逻辑电路的基本构件。

“通过我们的技术实现的产品不仅是 3D 逻辑芯片，而且是 3D 内存及其组合，”Kim 说道。“通过我们基于生长的单片 3D 方法，你可以生长出数十到数百个逻辑层和内存层，它们彼此叠置，而且它们能够很好地通信。”

“传统的 3D 芯片是在硅晶圆之间钻孔制成的，这一过程限制了堆叠层的数量、垂直对准分辨率和产量，”第一作者 Kiseok Kim 补充道。“我们基于生长的方法一次性解决了所有这些问题。”

为了进一步将其可堆叠芯片设计商业化，Kim 最近成立了一家公司 FS2（未来半导体 2D 材料）。

“我们目前展示了小型设备阵列的概念，”他说。“下一步是扩大规模，展示专业的 AI 芯片操作。”

这项研究得到了三星先进技术研究所和美国空军科学研究办公室的部分支持。

参考链接

https://news.mit.edu/2024/mit-engineers-grow-high-rise-3d-chips-121