搜索
森国科“具有异质结的Si/SiCMOS器件及制作方法”专利公布
11 小时前
/ 阅读约1分钟
来源：集微网
天眼查显示，深圳市森国科科技股份有限公司“具有异质结的Si/SiCMOS器件及制作方法”专利公布，申请公布日为2025年3月7日，申请公布号为CN119584591A。
天眼查显示，深圳市森国科科技股份有限公司“具有异质结的Si/SiCMOS器件及制作方法”专利公布，申请公布日为2025年3月7日，申请公布号为CN119584591A。
本发明涉及半导体技术领域，尤其涉及一种具有异质结的Si/SiC MOS器件和制作方法，该器件包括：硅衬底、硅区、碳化硅区和栅极区；硅区，位于硅衬底之上，用于实现器件的高沟道迁移率；碳化硅区，位于硅区之上，用于使器件具有高击穿电压，以及在零栅压下，还具有低击穿电压的状态；栅极区在垂直方向上贯穿碳化硅区，栅极区的底部位于硅区中。该器件采用SiSiC异质结的结构，同时兼具了SiC击穿电压高和Si沟道迁移率高的优势，具有提高击穿电压，降低导通电阻和功耗低等优势，还具有正向导通、栅极0V低压击穿和栅极负压是高压的三种不同状态，并增加了低压条件下的使用功能，增强器件在低压条件下的使用稳定性。
