1、上海浦东推出《集成电路行业企业商业秘密保护指南》

2、清华教授徐甜甜获沃尔夫奖！

3、中国科大研制超低温量子接口基准芯片

4、南科大深港微电子学院团队5篇论文被DAC录用

1、上海浦东推出《集成电路行业企业商业秘密保护指南》

3月13日，上海市浦东新区市场监督管理局发布了针对集成电路、生物医药、人工智能三大先导产业的商业秘密保护特别指南，为相关行业企业创新发展和新质生产力的持续涌现提供更有力支撑。

商业秘密是企业核心竞争力所在，其保护力度直接关系到企业创新发展。作为全国首批商业秘密保护创新试点地区之一，浦东新区自2022年起，一直在建立健全商业秘密保护制度、完善保护工作机制方面积极探索、勇于创新，取得了一系列重要成果。

2024年，浦东新区集成电路、生物医药、人工智能三大先导产业全年总规模达8400亿元，占新区全年生产总值的近50%。为更好支持三大先导产业发展、更好服务行业企业，精准助力企业建立健全商业秘密保护制度，在上海市市场监管局的指导下，浦东市场监管局以2023年10月发布的《浦东新区企业商业秘密保护指南》为基础，进一步研究编制了《集成电路行业企业商业秘密保护指南》《生物医药行业企业商业秘密保护指南》《人工智能行业企业商业秘密保护指南》三部特别指南，从企业自我防护、民事保护、行政保护、刑事保护、商业秘密鉴定、海外维权等多个维度，为三大行业企业构建全方位、立体的商业秘密保护模式。

据商业秘密保护站消息，《集成电路行业企业商业秘密保护指南》内容涵盖自我保护、民事保护、行政保护、刑事保护、商业秘密鉴定及涉外保护等多方面。具体包括企业如何建立有效的保护策略和组织架构、如何在诉讼过程中采取保密措施以及如何在刑事案件中应对侵犯商业秘密的行为等。此外，还详细介绍了商业秘密鉴定的程序及种类，以及在国际环境下，中国企业应如何应对不同国家的商业秘密保护政策。

2、清华教授徐甜甜获沃尔夫奖！

北京时间3月11日凌晨，2025年度沃尔夫奖（Wolf Prize）揭晓，其中，建筑学领域的奖项颁发给了清华大学建筑学院教授徐甜甜。授奖理由为“她杰出的建筑设计在经济、社会、文化层面改变了中国乡村的面貌”。沃尔夫奖是国际最具影响力的学术奖项之一。

获得2025年度沃尔夫奖的9位专家

徐甜甜简介

徐甜甜，1975年出生于福建，1992年保送清华大学建筑系，1997年获清华大学建筑学学士学位，2000年获得美国哈佛大学（GSD）城市设计硕士学位。现任清华大学建筑学院教授，2020年入选美国建筑师学会（AIA）国际荣誉院士，2024年入选德国艺术院（Akademie der Künste）院士。多次获得重要奖项，包括2022年瑞士建筑奖、2023年柏林艺术奖、美国Marcus建筑奖、Holcim亚太建筑金奖、国际教科文组织（UNESCO）全球可持续建筑奖等。曾在美国耶鲁大学、瑞士门德里西奥（Mendrisio）建筑学院担任客座教授。

徐甜甜近年来专注于中国乡村建筑，她的建筑实践致力于乡村振兴，以“建筑针灸”介入激活乡村文化、农耕产业、旅游经济等综合发展。2019年联合国人居署将松阳“建筑针灸”纳入城乡联系发展的全球示范案例。

沃尔夫奖

沃尔夫奖颁发给来自世界各地为人类利益和人民之间友好关系作出贡献的杰出科学家和艺术家，奖项包含科学类和艺术类两大类。科学奖包含医学、农业、数学、化学和物理学五大类别，每年轮流评选四项；艺术奖包含绘画雕塑、音乐和建筑三大类别，每年评选一项。

截至目前，已有3位清华人获沃尔夫奖，分别是：1983年，校友陈省身获得沃尔夫数学奖；2010年，数学科学中心主任、求真书院院长丘成桐获得沃尔夫数学奖；2025年，建筑学院教授徐甜甜获得沃尔夫建筑奖。

3、中国科大研制超低温量子接口基准芯片

近日，中国科大微电子学院程林教授课题组联合澳门大学罗文基教授团队，在超低温量子接口基准电路研究中取得重要进展。该研究首次提出了无需修调的超低温低功耗CMOS电压基准，能够同时实现温度和工艺的自补偿。相关研究成果以“A 76.9 ppm/K Nano-Watt PVT-insensitive CMOS Voltage Reference Operating from 4 K to 300 K for Integrated Cryogenic Quantum Interface”为题在2025年固态电路领域著名学术期刊Journal of Solid-State Circuits（JSSC）上发表。

随着量子计算技术的快速发展，量子处理器在量子比特质量、可扩展性、量子纠错、环境控制、计算精度等方面提出了更加严苛的要求。目前大多数量子计算机（如超导量子计算机）需要在接近绝对零度的环境下工作，以减少热噪声对量子比特的影响，因此量子计算机需要大量高保真量子位和控制接口电路，以在室温的经典域和低温的量子域之间传递信号。

在各类接口电路模块中，基准电路至关重要。为了确保在初始测试、热过渡和系统异常等工作条件下的可靠性，电压基准必须在稀释制冷机到外界环境的温度范围内（从300K到4K）保持稳定输出特性，这要求其对温度波动和工艺偏差具有极低的敏感性。然而，标准CMOS器件在超低温下会表现出阈值电压漂移、非线性效应加剧、扭结效应等问题，这使得量子接口基准电路的极端低温环境适应性面临严峻挑战。因此，设计高鲁棒性、适用于超低温环境的量子接口基准电路，将有助于解决量子计算大规模应用中的关键技术难题。

图(a) 量子接口芯片的工作环境；图(b)温度与工艺精度相较于前沿研究展现出显著优势。

为此，本研究设计了一种无需修调的超低温低功耗CMOS电压基准量子接口电路，提出了同时实现温度和工艺自补偿的技术。该基准电路能在300K至4K的超宽温度范围内实现高精度电压输出，并展现出优异的鲁棒性。

图(c)芯片显微镜照片；图(d)测试的两批次共80颗未修调芯片的温度曲线；图(e)稀释制冷机和自动计数系统的测量环境。

该设计采用标准CMOS 180nm工艺，共测试了两个批次的80枚芯片（图（c））。测试结果如图(d)所示，仅需单次模型校准，即可实现跨批次免修调操作，基准的平均温度系数（TC）为76.9 ppm/K，并且电压波动仅为0.72%，具有很高的温度与工艺精度。在300K到4K工作范围内仅消耗195-304 nW功耗，输出电压的均值为1.045 V。该电压基准在标准CMOS工艺下实现了纳瓦级的超低功耗，并且对工艺、电压和温度变化（PVT）具有出色的稳定性。它能够以较低的成本被集成到量子接口电路以及用于超低温环境下的宇航探测等芯片中，为这些超低温应用提供了可靠的解决方案。

该论文第一作者为我校微电子学院特任副研究员王晶，程林教授为通讯作者。本项研究得到了国家自然科学基金课题的资助，也得到了中国科大物理学院和中国科大信息科学实验中心的设备支持。

4、南科大深港微电子学院团队5篇论文被DAC录用

近日，南方科技大学王中锐副教授团队的5篇顶会论文被国际设计自动化领域顶级会议DAC 2025录用，南科大为第一通讯单位。DAC（设计自动化会议，Design Automation Conference）是集成电路芯片设计与辅助工具研究领域的国际顶级会议，也是电子设计自动化领域的CCF-A类会议，至今已有62年历史。2025年的DAC会议将于6月22日至25日在美国加利福尼亚州旧金山的Moscone West会展中心举行。

随着人工智能技术的快速发展，深度神经网络（DNN）在自动驾驶、医疗保健和金融等领域的应用越来越广泛。然而，DNN加速器的安全性和能效提升问题日益凸显。王中锐课题组针对这两个重要问题，主要完成了以下工作：

论文一：《Re4PUF: A Reliable, Reconfigurable ReRAM-based PUF Resilient to DNN and Side Channel Attacks》

作者信息：Ning Lin, Yi Li, Yangu He, Songqi Wang, Hegan Chen, Kwunhang Wong, Chuxin Li, Jichang Yang, Yifei Yu, Meng Xu, Yongkang Han, Rui Chen, Xiaoming Chen, Xiaoxin Xu, Jianguo Yang, Dashan Shang and Zhongrui Wang

基于忆阻器（ReRAM）的物理不可克隆函数（PUF）因其低能耗和紧凑尺寸的优势，已成为一种具有研究和应用前景的硬件安全原语。然而，现有的基于ReRAM的PUF的可靠性会受到环境的影响，同时也面临深度神经网络建模攻击和侧信道攻击（SCA）的威胁。本文提出了一种新型的3T2R ReRAM可重构PUF（见图1），通过数字3T2R的分压单元设计，提高了基于ReRAM的PUF可靠性。通过调节反相器的供电电压，使PUF无需重擦写ReRAM即可快速、低成本地实现重构，从而防御DNN建模和SCA的威胁。

图1：Re4PUF整体设计

论文二：《Guarder: A Stable and Lightweight Reconfigurable RRAM-based PIM Accelerator for DNN IP Protection》

作者信息：Ning Lin, Yi Li, Jiankun Li, Jichang Yang, Yangu He, Yukui Luo, Dashan Shang, Xiaoming Chen, Xiaojuan Qi and Zhongrui Wang

深度神经网络模型部署在基于忆阻器的存算芯片中存在模型安全问题。这是由于忆阻器的非易失性特点，使得断电情况下攻击者依然可以读取权值。为此，我们提出软硬件协同设计解决方案（见图2）。硬件方面，我们利用3T2R设计的可重构功能来实现模型的加密。这种可重构使得芯片在不同的密钥下具有不同的前向推理结果。软件方面，我们提出一种差异化对比训练方法，确保在授权芯片上模型具有较高的前向推理性能，而在未授权芯片上前向推理性能很低。在图像分类、分割以及生成任务上的大量实验验证了我们方法的有效性。我们的方法确保模型在授权芯片上几乎没有性能下降，而在未授权芯片上的性能降至随机猜测或生成。

图2：Guarder整体设计

论文三：《SeDA: Secure and Efficient DNN Accelerators with Hardware/Software Synergy》

作者信息：Wei Xuan, Zhongrui Wang, Lang Feng, Ning Lin, Zihao Xuan, Rongliang Fu, Tsung-Yi Ho, Yuzhong Jiao and Luhong Liang

近年来安全DNN加速器备受关注。该研究提出了一种硬件和软件的协同优化机制，实现了高安全性和高效率的DNN加速器设计（见图3）。其核心创新包括：1）带宽感知加密机制，采用单个AES引擎并结合密钥扩展模块生成多个独特的一次性密码，从而在不增加硬件资源的情况下满足高带宽需求，防止了单元素碰撞攻击，并降低了硬件开销。2）多级完整性验证机制，引入了基于块、层和模型的多粒度完整性验证，减少了安全元数据的存储和访问需求，通过将层或模型粒度的安全元数据存储在加速器芯片内，几乎消除了对内存的额外访问开销，同时防止了重新排列攻击。3）还考虑了DNN模型中层内和层间的数据块对齐问题，避免了冗余的加密和解密操作，进一步提高了性能。

图3：SeDA整体设计

论文四：《Efficient Edge Vision Transformer Accelerator with Decoupled Chunk Attention and Hybrid Computing-In-Memory》

作者信息：Yi Li, Zijian Ye, Xiangqu Fu, Songqi Wang, Shucheng Du, Ning Lin, Dashan Shang, Jinshan Yue, Zhongrui Wang, Xiaojuan Qi, Feng Zhang and Han Wang

在DNN加速方面，该研究提出一种基于算法-硬件协同优化的边缘视觉Transformer加速器（见图4），旨在解决现有ViT模型在边缘设备上部署时面临的高计算复杂度、资源消耗大以及硬件利用率低等问题。通过算法层面的解耦分块注意力机制，采用流水线方式减少片外内存访问，实现有限片上内存下的高效密集预测；在架构层面，引入基于SRAM的存内计算与非易失性RRAM存储的混合架构，结合融合调度策略，平衡工作负载并减少中间片上内存访问；在电路层面，提出双向可重构的CIM宏单元，提升硬件利用率。该研究为边缘设备上的高能效、低延迟密集预测提供了创新解决方案，推动ViT在自动驾驶和监控图像分析等领域的广泛应用。

图4：边缘端ViT整体设计

论文五：《DANN: Diffractive Acoustic Neural Network for in-sensor computing system target at multi-biomarker diagnosis》

作者信息：Lewei He, Ning Lin, Binbin Cui, Xinran Zhang, Shiming Zhang and Zhongrui Wang

对于声学系统的加速，该研究提出一种基于衍射声学系统的模拟机器学习硬件，以及对应的仿真方法，旨在突破传统光学生物传感在液体环境进行即时检测的瓶颈（见图5）。通过将AI算法与声学传感器集成，系统直接在模拟域处理微流控生物信号，避免模数转换延迟及冯·诺依曼瓶颈，显著提升能效与实时性。研究聚焦于声学组件的小型化优化，克服光学系统在微流道内难以压缩的缺陷，为便携式医疗设备提供高精度、低成本的即时分子检测方案，推动边缘AI在床边诊断中的应用。

图5：DANN系统整体设计